VLSI Design

هذا التطبيق عبارة عن كتيب مجاني كامل عن تصميم VLSI يغطي موضوعات وملاحظات ومواد مهمة في الدورة.

يحتوي على أكثر من 90 موضوعًا من تصميم VLSI بالتفصيل. هذه الموضوعات مقسمة إلى 5 وحدات.

إنه جزء من تعليم هندسة الإلكترونيات والاتصالات والذي يقدم موضوعات وملاحظات وأخبار ومدونات مهمة حول هذا الموضوع. قم بتنزيل التطبيق كدليل مرجعي سريع وكتاب إلكتروني حول موضوع هندسة الإلكترونيات والاتصالات.

تم تصميم التطبيق للتعلم السريع والمراجعات والمراجع في وقت الامتحانات والمقابلات.

يغطي هذا التطبيق معظم الموضوعات ذات الصلة وشرح مفصل مع جميع الموضوعات الأساسية.

بعض الموضوعات التي يغطيها هذا الكتاب الهندسي هي:

1. ذكريات أشباه الموصلات: مقدمة وأنواع

2. ذاكرة القراءة فقط (ROM)

3. ثلاث خلايا DRAM ترانزستور

4. خلية DRAM ترانزستور واحدة

5. ذاكرة فلاش

6. الدوائر المنطقية CMOS منخفضة الطاقة: مقدمة

7. تصميم محولات CMOS

8. محولات MOS: مقدمة لخصائص التبديل

9. تقنيات المسح

10. تقنيات الاختبار الذاتي المضمنة (BIST)

11. المنظور التاريخي لتصميم VLSI: قانون مور

12. تصنيف أنواع الدوائر الرقمية CMOS

13. مثال على تصميم الدائرة

14. منهجيات تصميم VLSI

15. تدفق تصميم VLSI

16. تصميم التسلسل الهرمي

17. مفهوم الانتظام والنمطية والمحلية

18. تصنيع CMOS

19. تدفق عملية التصنيع: الخطوات الأساسية

20. تصنيع الترانزستور nMOS

21. تصنيع CMOS: عملية p-well

22. تصنيع CMOS: عملية n- جيدا

23. تصنيع CMOS: عملية حوضين

24. عصا المخططات وتصميم تخطيط القناع

25. MOS الترانزستور: الهيكل المادي

26. نظام MOS تحت التحيز الخارجي

27. هيكل وتشغيل MOSFET

28. عتبة الجهد

29. خصائص الجهد الحالي لل MOSFET

30. موسفيت التحجيم

31. آثار التحجيم

32. تأثيرات هندسية صغيرة

33. سعات MOS

34. MOS العاكس

35. خصائص نقل الجهد (VTC) لمحول MOS

36. العاكسون مع تحميل MOSFET من النوع n

37. مقاومة تحميل العاكس

38. تصميم محولات حمل النضوب

39. CMOS العاكس

40. تعريفات تأخير الوقت

41. حساب أوقات التأخير

42. تصميم عاكس مع قيود تأخير: مثال

43. الدوائر المنطقية MOS التوافقية: مقدمة

44. دوائر MOS المنطقية مع استنفاد أحمال nMOS: بوابة NOR ثنائية المدخلات

45. دوائر MOS المنطقية مع استنفاد أحمال nMOS: هيكل NOR المعمم مع مدخلات متعددة

46. ​​دوائر MOS المنطقية ذات أحمال NMOS المستنفدة: تحليل عابر لبوابة NOR

47. دارات MOS المنطقية ذات أحمال nMOS المستنفدة: بوابة NAND ثنائية المدخلات

48. الدوائر المنطقية MOS مع استنفاد أحمال nMOS: هيكل NAND المعمم مع مدخلات متعددة

49. الدوائر المنطقية MOS مع استنفاد أحمال nMOS: تحليل عابر لبوابة NAND

50. الدوائر المنطقية CMOS: بوابة NOR2 (مدخلان NOR)

51. CMOS NAND2 (اثنان مدخلات NAND) بوابة

52. تخطيط بوابات منطق CMOS بسيطة

53. الدوائر المنطقية المعقدة

54. بوابات منطق CMOS المعقدة

55. تخطيط بوابات منطق CMOS المعقدة

56. AOI و OAI Gates

57. بوابات Pseudo-nMOS

58. CMOS Full-Adder Circuit & حمل تموج الأفعى

59. CMOS Transmission Gates (Pass Gates)

60. المنطق التكميلي التمريري الترانزستور (CPL)

61. دوائر منطق MOS المتسلسلة: مقدمة

62. سلوك العناصر الثابتة

63. حلبة مزلاج SR

64. مزلاج SR في الساعة

65. JK مزلاج

66. Master-Slave Flip-Flop

67. CMOS D-Latch و Edge-Triggered Flip-Flop

68. الدوائر المنطقية الديناميكية: مقدمة

69. المبادئ الأساسية لتمرير الدوائر الترانزستور

لم يتم سرد كافة المواضيع بسبب قيود الشخصية.

كل موضوع كامل مع الرسوم البيانية والمعادلات وأشكال أخرى من التمثيلات الرسومية لتعلم أفضل وفهم سريع.

سيكون هذا التطبيق مفيدًا للإشارة السريعة. يمكن الانتهاء من مراجعة جميع المفاهيم في غضون عدة ساعات باستخدام هذا التطبيق.

بدلاً من إعطائنا تصنيفًا أقل ، يرجى مراسلتنا عبر البريد الإلكتروني باستفساراتك ومشكلاتك وإعطائنا تصنيفًا واقتراحًا قيّمين حتى نتمكن من النظر فيه في التحديثات المستقبلية. سنكون سعداء لحلها لك.